ID de l'article: 000077650 Type de contenu: Dépannage Dernière révision: 13/08/2012

Pourquoi les contraintes PCIe Hard IP SDC pour tl_cfg* sont-elle ignorées dans ma conception SOPC Builder ?

Environnement

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les contraintes PCI Express HardIP pour les signaux tl_cfg* sont ignorées dans les conceptions SOPC Builder car le module altpcierd_tl_cfg_sample n’est pas utilisé dans ce mode.

    En conséquence, dans pcie_compiler_0.sdc, les contraintes SDC qui sont mises après le commentaire ci-dessous seront ignorées :

    Nb. Les contraintes de chemin multicycle suivantes ne sont valables que si la logique utilise pour échantillonner les signaux tl_cfg_ctl et tl_cfg_sts

    Remarque : ces contraintes sont valables dans les configurations HardIP de Platform Designer et Avalon® de streaming.

    Résolution

    N°1

    Produits associés

    Cet article concerne 5 produits

    FPGA Arria® II GX
    FPGA Arria® II GZ
    FPGA Stratix® II GX
    FPGA GX Cyclone® IV
    FPGA Stratix® II GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.