ID de l'article: 000077638 Type de contenu: Dépannage Dernière révision: 27/08/2013

Quelle est la plage de fréquences des horloges de sortie SDRAM dans les HPS ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans le manuel de l’appareil Cyclone V, Manuel de référence technique des systèmes de processeurs durs, les horloges de sortie PLL SDRAM ne sont pas répertoriées dans le Tableau 2-6. La fréquence maximale de chaque horloge dépend de la vitesse du périphérique et vous pouvez vous référer au tableau ci-dessous.

 

Nom Clk / niveau de vitesse de l’appareil

C6

C7, I7

C8, A7

ddr_dqs_base_clk

jusqu’à 533 MHz

jusqu’à 533 MHz

jusqu’à 400 MHz

ddr_2x_dqs_base_clk

jusqu’à 1 066 MHz

jusqu’à 1 066 MHz

jusqu’à 800 MHz

ddr_dq_base_clk

jusqu’à 533 MHz

jusqu’à 533 MHz

jusqu’à 400 MHz

Résolution La plage de fréquences sera incluse dans la prochaine version du Manuel.

Produits associés

Cet article concerne 6 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V ST
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.