Problème critique
Si vous installez la dernière plateforme personnalisée pour votre carte FPGA cible et que vous utilisez le kit de développement logiciel (SDK) Altera® pour OpenCL™ (AOCL) version 14.0 pour compiler un noyau OpenCL pour la carte, il est possible que la compilation de la conception tombe en panne au stade du routage lorsque l’AOCL génère le message d’erreur suivant :
Erreur : Erreur de compilateur interne
La description d’erreur suivante est disponible dans le fichier /quartus_sh_compile.log :
Erreur (170113) : les contraintes de routage durs pour le signal «» n’ont pas pu être respectées