ID de l'article: 000077582 Type de contenu: Dépannage Dernière révision: 08/10/2013

Le cœur IP dur PCIe et le cœur IP DDR3 peuvent-ils partager le même refclk ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il n’est pas recommandé de partager le refclk cœur IP dur PCIe® le cœur IP externe et le cœur IP de l’interface mémoire externe, qui comprend tous les contrôleurs basés sur UniPHY et ALTMEMPHY. L’interface PCIe et l’interface de mémoire externe ont besoin de leur PLL refclk directement à partir de différentes broches d’entrée d’horloge dédiées.

Pour que le contrôleur mémoire utilise la même horloge que le cœur IP dur PCIe, il doit cascader le coreclkout signal du cœur IP dur PCIe à l’entrée refclk du cœur IP de la mémoire. Cela n’est pas recommandé, car la gigue supplémentaire causée par le routage global de l’horloge affectera les performances de l’interface mémoire externe.

Produits associés

Cet article concerne 9 produits

FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V GS
FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.