ID de l'article: 000077574 Type de contenu: Messages d'erreur Dernière révision: 19/06/2014

Erreur (14024) : le paramètre « mem_if_tcwl » de l’instance « hmc_inst » a une valeur illégale « TCWL_1 » qui lui est attribuée. Les valeurs possibles du paramètre sont les suivantes : « TCWL_8 », « TCWL_7 », « TCWL_6 », « TCWL_5 », « TCWL_...

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Dans la version 13.0 du logiciel Quartus® II, vous pouvez recevoir ce message d’erreur lors de la compilation d’une conception qui contient l’IP LPDDR2 UniPHY.  Cette erreur se produit si la latence CAS est définie sur 3 lors de l’utilisation d’un contrôleur mémoire dure dans votre conception.
    Résolution Ce problème a été résolu à partir du logiciel Quartus II version 13.1.

    Produits associés

    Cet article concerne 11 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.