ID de l'article: 000077565 Type de contenu: Messages d'erreur Dernière révision: 04/03/2013

Erreur interne : sous-système : FSV, fichier : /quartus/fitter/fsv/fsv_module_lvds_cv.cpp, ligne : 2420

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 12.0 du logiciel Quartus® II, vous pouvez constater cette erreur interne si votre conception implémente une mégafunction ALTLVDS_TX avec la logique du cœur de conduite du tx_outclock signal. Cette erreur interne se produit dans les conceptions ciblant Arria® périphériques V ou Cyclone® V.

    Résolution

    L’utilisation du signal pour stimuler la tx_outclock logique du cœur n’est pas compatible.

    Le logiciel Quartus II commençant par la version 12.1 signale un message d’erreur décrivant le problème au lieu de produire une erreur interne.

    Produits associés

    Cet article concerne 5 produits

    FPGA Cyclone® V GX
    FPGA Cyclone® V GT
    FPGA Cyclone® V E
    FPGA Arria® V GX
    FPGA Arria® V GT

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.