ID de l'article: 000077546 Type de contenu: Dépannage Dernière révision: 30/08/2012

Pourquoi ma contrainte de set_clock_uncertainty -hold est-elle ignorée par l’analyseur de synchronisation TimeQuest ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif Dans l’analyseur de synchronisation TimeQuest, si la vérification de la prise est effectuée sur le même bord de l’horloge physique, l’incertitude de l’horloge définie par set_clock_uncertainty -hold l’utilisateur est ignorée.
    Résolution

    Dans le logiciel Quartus® II version 11.1 SP1 et versions ultérieures, la set_clock_uncertainty contrainte inclut l’option
    -enable_same_physical_edge qui forceront l’analyseur de synchronisation TimeQuest à honorer cette incertitude de maintien.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.