ID de l'article: 000077518 Type de contenu: Dépannage Dernière révision: 11/09/2012

Y a-t-il un problème avec la sélection de l’option Activer le signal d’activation par octet Avalon-MM lors de la génération du contrôleur RLDPLAI avec UniPHY ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, l’option « Activer le signal d’activation par octet Avalon-MM » dans l’onglet Paramètres du contrôleur RLD OPTIMAI avec UniPHY dans la version 11.0 n’a aucun effet sur le contrôleur. Lorsqu’il est activé, aucun port de contrôleur d’avl_be n’est créé ou utilisé de quelque manière que ce soit.

 

Il n’existe pas de solution de contournement pour activer l’octet. Ce problème sera résolu dans la version future de l’IP et du Quartus® Logiciel II.

Produits associés

Cet article concerne 8 produits

FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA Stratix® II GT
FPGA Stratix® III
FPGA Stratix® V GX
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.