ID de l'article: 000077514 Type de contenu: Dépannage Dernière révision: 03/06/2013

Pourquoi l’horloge de retour et l’horloge de sortie sont-ils mal alignés dans les modes de commentaires externes et de mémoire tampon à zéro retard (ZDB) ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque le mode de commentaires externes ou le tampon de retard zéro est sélectionné comme mode de compensation dans les périphériques Stratix® V, Arria® V et Cyclone® V, l’horloge de sortie n’a pas la relation de phase prévue avec l’horloge de retour d’information.

Cela est dû au logiciel Quartus® II rendant les paramètres de chaîne de retard incorrects dans la version 13.0 et antérieures.

Résolution

Si des commentaires externes ou des modes ZDB sont nécessaires, veuillez soumettre une demande à Altera’assistance technique via mySupport.

Produits associés

Cet article concerne 15 produits

FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Stratix® V E
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.