À partir de la version 10.1 SP1 du logiciel Quartus® II, l’implémentation de l’IP PCI Express® a été modifiée lors de l’utilisation de Qsys et SOPC Builder. Les modifications apportées aux connexions à celle-ci et à d’autres signaux/ports, au sein de l’IP, soulagent le client de l’besoin de s’y adresser. C’est la raison pour laquelle ces signaux /ports ne sont pas introduits dans la liste de connexion de haut niveau de l’IP dans les outils système, Qsys et SOPC Builder.
Malheureusement, l’implémentation sous-jacente se traduit par un message d’avertissement. Ces messages d’avertissement peuvent être ignorés en toute sécurité.
Les autres signaux/ports qui peuvent produire le même message d’avertissement et peuvent être ignorés en toute sécurité :
pcie_internal_hip.rc_rx_digitalreset
pcie_internal_hip.tx_deemph_ où x = 1 au nombre de voies prises en charge
pcie_internal_hip.tx_margin_ où x = 1 au nombre de voies prises en charge
pipe_interface_internal.pll_powerdown_pcs
pipe_interface_internal.rateswitch_pcs
pipe_interface_internal.rateswitchbaseclock_pcs
refclk_conduit.conduit_out_<2:9>
Cela sera corrigé dans une prochaine version du logiciel Quartus II.