ID de l'article: 000077504 Type de contenu: Dépannage Dernière révision: 30/06/2014

Pourquoi est-ce que j’observe une augmentation de la gigue à faible fréquence lors de l’utilisation de la PLL ATX de Stratix V ou Arria V GZ ?

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Quartus® II, il est possible que vous constatiez une augmentation de la gigue à faible fréquence lors de l’utilisation de lall ATX des émetteurs-récepteurs Stratix® V ou Arria® V GZ.

    Le logiciel Quartus II définit la bande passante PLL ATX sur « Low » (Faible), ce qui peut augmenter la gigue dans la plage de 200KHz à 1,5 MHz. Cela peut entraîner une réduction de la marge des CDR de réception de récepteurs de 3e partie avec des capacités de suivi de la bande passante de jitter faibles.

    Résolution

    Pour contourner ce problème, vous pouvez définir le paramètre de bande passante PLL ATX sur « Moyen » avec une affectation QSF.

    set_instance_assignment nom PLL_BANDWIDTH_PRESET instance PLL MEDIUM à

    Produits associés

    Cet article concerne 5 produits

    FPGA Stratix® V
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Arria® V GZ

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.