ID de l'article: 000077499 Type de contenu: Dépannage Dernière révision: 02/02/2015

Pourquoi le cœur IP de PHY natif crée-t-il le port « rx_pma_qpipullup » créé lorsque j’active « rx_qpi_pmapulldn » ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un problème dans la version 13.1 du logiciel Quartus® II version 13.1 Arria®10 et versions ultérieures, le port « rx_pma_qpipulldn » est nommé à tort « rx_pma_qpi_pullup » dans la déclaration du module.
    Résolution

    Même si le port est nommé de manière erronée, il fonctionne comme prévu comme « rx_pma_qpipulldn ». Les utilisateurs doivent considérer le port « rx_pma_qpi_pullup » comme « rx_pma_qpipulldn ».

    Ce problème est résolu à partir de la version 14.1 de la mise à jour 1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 4 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Intel® Arria® 10 GT
    FPGA SoC Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.