ID de l'article: 000077461 Type de contenu: Dépannage Dernière révision: 01/06/2021

Pourquoi pourrais-je voir une fréquence d’horloge incorrecte dans les registres khz_rx (0x341) et khz_tx (0x342) de l’IP matérielle E-Tile pour Ethernet Intel® FPGA IP ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP hard IP E-tile pour Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Il est possible que vous voyiez une fréquence incorrecte dans les registres khz_rx (0x341) et khz_tx (0x342) de l’IP matérielle E-Tile pour Ethernet Intel® FPGA IP si la fréquence i_reconfig_clk n’est pas de 100 MHz.

Parce que la valeur de fréquence est mesurée en supposant que la fréquence i_reconfig_clk est de 100 MHz.

Résolution

Si la fréquence i_reconfig_clk n’est pas de 100 MHz, les valeurs des registres khz_rx (0x341) et khz_tx (0x342) sont calculées à l’aide de l’équation ci-dessous, respectivement.

  • khz_rx (0x341) : Fréquence d’horloge récupérée /10* [100 MHz / i_reconfig_clk (MHz)], en KHz
  • khz_tx (0x342) : Fréquence d’horloge TX /10* [100 MHz / i_reconfig_clk (MHz)], en KHz

Le problème de description devrait être résolu dans une prochaine version de l’UG-20160.

Produits associés

Cet article concerne 4 produits

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX
FPGA Intel® Stratix® 10 DX
FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.