Dans certaines conceptions Stratix® 10 FPGA, la banque d’E/S 3V ne sera pas utilisée comme entrée et sortie de signal 3,0 V. Et VCCIO3V seront connectés à l’alimentation, qui n’est pas 3,0V, mais, comme 1,8V ou 1,2V, qui pourrait partager le même plan d’alimentation avec d’autres banques.
Dans cette condition, les broches dédiées nPERST[L,R][0:2] doivent être affectées à une norme d’E/S non-3,0 V.
Ainsi, l’erreur d’ajustement peut se produire lorsque des broches nPERST[L,R][0:2] sont affectées à une norme d’E/S 3,0 V sans affectation supplémentaire.
Ajoutez 'set_instance_assignment -name USE_AS_3V_GPIO ON -to <signal>' à votre fichier QSF si vous essayez intentionnellement d’utiliser une norme non 3.0-V sur cette broche.
Par exemple:
set_instance_assignment -name IO_STANDARD « 1,8 V » -to pcie_rstn_pin_perst -entity pcie_example_design
set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst -entity pcie_example_design