En raison d’un problème dans la version 18.1 du logiciel Intel® Quartus® Prime Pro Edition, il est possible qu’un avertissement critique incorrect se produise lorsque vous compilez la conception, y compris deux VLAN ATX fonctionnant à la même fréquence de VCO (à moins de 100 MHz) même si les règles de placement ci-dessous ont été suivies (avertissement critique ci-dessous après la liste des puces).
- Pour des fréquences de VCO ATX PLL comprises entre 7,2 GHz et 11,4 GHz, lorsque deux PLL ATX fonctionnent à la même fréquence de VCO (à moins de 100 MHz), ils doivent être placés à 7 PLL ATX (skip 6).
- Pour des fréquences de VCO ATX PLL comprises entre 11,4 GHz et 14,4 GHz, lorsque deux plL ATX fonctionnent à la même fréquence de VCO (dans un intervalle de 100 MHz) et des canaux GX de lecteur, ils doivent être placés 4 PLL ATX séparés (ignorez 3).
- Pour des fréquences VCO ATX PLL comprises entre 11,4 GHz et 14,4 GHz, lorsque deux PLL ATX fonctionnent à la même fréquence de VCO (dans un intervalle de 100 MHz) et des canaux GT de lecteur, ils doivent être placés 3 PLL ATX en dehors (skip 2).
- Pour deux PLL ATX fournissant l’horloge série pour PCIe*/PIPE Gen3, ils doivent être placés 4 ATX PLL à part (ignorez 3).
Avertissement critique (18234) : LES ATX : xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst et :xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst sont des LP ATX séparés. Pour des fréquences de VCO ATX PLL comprises entre 11,4 GHz et 14,4 GHz, lorsque deux PLL ATX fonctionnent à la même fréquence de VCO (à moins de 100 MHz), ils doivent être mis à 5 PLL ATX.
Ce problème a été résolu dans Intel® Quartus® version 19.1 du logiciel Prime Pro Edition.