Vous pouvez combiner les émetteurs-récepteurs Intel simplex PHY dans le Platform Designer lors de l’utilisation de périphériques Intel® Arria® 10 et Intel® Stratix® 10 L-Tile/H-Tile avec les expressions de niveau filaire.
Lorsque les périphériques PHY 10 et Intel Stratix 10 L-Tile/H-Tile simplex du dispositif Intel Arria 10 et Intel Stratix sont installés sur un seul canal physique duplex, une règle du fitter de l’émetteur-récepteur Prime du logiciel Intel® Quartus® qui doit être suivie est que l’interface de reconfig_address, reconfig_data, reconfig_write et reconfig_read des signaux les plus simples des phY émetteurs-récepteurs TX et RX Avalon® interface de mise en mémoire doit être commune.
Les règles d’émetteur-récepteur complètes sont répertoriées dans les guides d’utilisation suivants :
- Guide de l’utilisateur de l’émetteur-récepteur Intel Arria 10 PHY
- Guide de l’utilisateur de l’émetteur-récepteur Intel Stratix 10 L et H-Tile PHY
Les périphériques Intel Arria 10 et Intel Stratix 10 L-Tile/H-Tile, les émetteurs-récepteurs TX et RX partagent un espace d’adresse commun. Le Intel Quartus Prime Software Platform Designer produira un message d’erreur de l’espace d’erreur de l’espace d’adresse si les simples TX et RX PHY partagent le même espace d’adresses. La correction de cette perte d’espace d’adresse au sein du Platform Designer entraîne l’insertion de la logique entre l’émetteur-récepteur TX et RX PHY Avalon des interfaces de mappées de mémoire, violant la règle Intel Quartus Prime Software du fitter d’émetteur-récepteur pour un bus Avalon maqué la mémoire. La conception ne s’intègre pas dans le logiciel Intel Quartus Prime.
Vous pouvez utiliser les expressions au niveau filaire dans Intel Platform Designer pour permettre aux émetteurs-récepteurs TX et RX PHY de partager le même espace d’adresses.
L’exemple suivant montre comment vous pouvez utiliser les expressions au niveau des fils dans le Intel Quartus Prime Software Platform Designer avec un émetteur PHY appelé « TX », et un récepteur PHY appelé « RX », qui sont tous deux connectés à une seule interface Avalon pipeline bridge à mappée mémoire.
TX.reconfig_address = mm_bridge_0.m0_address
TX.reconfig_read =mm_bridge_0.m0_read
TX.reconfig_write = mm_bridge_0.m0_write
TX.reconfig_writedata = mm_bridge_0.m0_writedata
RX.reconfig_address = mm_bridge_0.m0_address
RX.reconfig_read = mm_bridge_0.m0_read
RX.reconfig_write = mm_bridge_0.m0_write
RX.reconfig_writedata = mm_bridge_0.m0_writedata