ID de l'article: 000077428 Type de contenu: Dépannage Dernière révision: 06/03/2020

La règle d’espacement ATX PLL à fPLL sur les périphériques L-Tile et H-Tile Intel® Stratix®10 s’applique-t-elle aux fPLL en mode Core ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® Stratix® 10 IP L-Tile H-Tile fPLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui. La règle d’espacement ATX PLL à fPLL sur Intel® Stratix® périphériques 10 L-Tile et H-Tile s’applique aux fPLL dans les modes de cœur et d’émetteur-récepteur.

Résolution

Si vous violez cette règle avec votre fPLL en mode Intel Quartus® Prime émet un avertissement critique.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.