ID de l'article: 000077407 Type de contenu: Dépannage Dernière révision: 11/10/2019

Pourquoi le paramètre de bande passante ne change-t-il pas lors de l’utilisation de l’IP FPGA fPLL Intel® Arria® 10/Cyclone® 10 en mode SDI_Direct ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    FPGA Intel® Arria® 10 Cyclone® 10 IP fPLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque vous utilisez l’IP FPGA fPLL Intel® Arria® 10/Cyclone® 10 en mode SDI_Direct, le réglage de la bande passante est fixé sur une configuration optimale. Par conséquent, les modifications apportées au paramètre de bande passante (Faible, Moyen, Élevé) dans cette IP ne seront pas appliquées au fichier MIF généré.

Résolution

Il s’agit d’un comportement attendu.

Produits associés

Cet article concerne 2 produits

FPGA Intel® Cyclone® 10 GX
FPGA et FPGA SoC Intel® Arria® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.