ID de l'article: 000077369 Type de contenu: Messages d'erreur Dernière révision: 03/11/2020

Avertissement critique (18816) : paramètre « tx_vod_no_jitcomp_dc_l0 » de cession invalide ignoré pour le paramètre « pma_tx_buf_powermode_dc_tx_vod_no_jitcomp »

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous verrez l’avertissement critique ci-dessus lorsque vous ajoutez la cession « HSSI_PARAMETER » des périphériques Intel® Stratix® 10 L et H-Tile selon les directives dans le Tableau 22 du Guide de l’utilisateur de l’émetteur-récepteur PHY Intel® Stratix® 10 L- et H-Tile (UG-20055 | 2020.10.22) ou version antérieure. La syntaxe de cession set_instance_assignment nom HSSI_PARAMETER « pma_tx_buf_powermode_dc_tx_vod_no_jitcomp = TX_VOD_NO_JITCOMP_DC_L0 » à < nom de broche TX > est incorrecte.

Résolution

Pour éviter cette syntaxe d’avertissement critique, il est indiqué ci-dessous

« set_instance_assignment nom HSSI_PARAMETER « pma_tx_buf_powermode_dc_tx_vod_no_jitcomp = powerdown_tx_vod_no_jitcomp » à < nom de broche TX>

La nouvelle syntaxe de cession est fixe à partir de la version UG-20055 2020.10. 22.

Produits associés

Cet article concerne 4 produits

FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX
FPGA SoC Intel® Stratix® 10 GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.