Votre IP dure E-Tile pour l’IP Ethernet peut occasionnellement transmettre des mots en double ou en réordification après la mise en marche lorsqu’elle est utilisée dans les périphériques Intel® Stratix® 10 ou Intel Agilex® 7 si l’IP dure E-Tile pour IP Ethernet se trouve dans une boucle PLL (Channel-Locked Loop) cadencée, à plusieurs canaux, fracturée de l’agent hôte et la séquence de réinitialisation d’initialisation n’a pas été suivie.
Pour obtenir de manière fiable l’IP dure E-Tile pour IP Ethernet configurée pour le canal AIB, avec plusieurs canaux et fracturés, vous devez implémenter la séquence suivante .
1. Affirmez i_sl_csr_rst_n[3:0] et i_reconfig_reset.
2. Attendez que votre canal AIB PLL aib_pll_lock signal affirme.
3. De-faire valoir les signaux i_sl_csr_rst_n[master_channel] et i_reconfig_reset.
4. Attendez 10 ms.
5. De-faire valoir le signal i_sl_csr_rst_n[slave_channels].
L’exigence de séquencer le de-réassurage du canal de l’agent hôte i_sl_csr_rst_n[3:0] sera ajoutée à une révision future de l’IP dure E-Tile pour Ethernet et E-Tile CPRI PHY Intel® FPGA IP guide de l’utilisateur.