ID de l'article: 000077363 Type de contenu: Dépannage Dernière révision: 07/03/2017

Pourquoi ne puis-je pas accéder aux registres PCIe après avoir généré Intel® Quartus® Logiciel Prime 16.1 PCIe CvP ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous ne puissiez pas accéder à Arria® 10 registres de cœur IP PCIe® si le périphérique Arria 10 utilise le mode Configuration via protocole (CvP) et a été généré à l’aide de la version 16.1, 16.1.1 et 16.1.2 de Quartus® Prime.

     

     

    Résolution

    Pour contourner ce problème, changez le paramètre altera_pcie_a10_hip_161_*.v USE_ALTPCIE_PS_HIP_LOGIC de 1 à 0 et recompilez la conception.

    Selon la hiérarchie de conception, la source du niveau de transfert IP (RTL) PCIe est généralement située à :

    ./altera_pcie_a10_hip161/synth/*_altera_pcie_a10_hip_161_*.v

    Changement de :

    USE_ALTPCIE_RS_HIP_LOGIC localparam = 1 ;

    À:

    USE_ALTPCIE_RS_HIP_LOGIC localparam = 0 ;

    Ensuite, exécutez une compilation complète.

     

    Ne vous débarrassez pas du cœur IP PCIe après avoir modifié ce paramètre. Latérisation remplace le changement.

    Ce problème est résolu dans la version 17.0 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.