Il est possible que vous ne puissiez pas accéder à Arria® 10 registres de cœur IP PCIe® si le périphérique Arria 10 utilise le mode Configuration via protocole (CvP) et a été généré à l’aide de la version 16.1, 16.1.1 et 16.1.2 de Quartus® Prime.
Pour contourner ce problème, changez le paramètre altera_pcie_a10_hip_161_*.v USE_ALTPCIE_PS_HIP_LOGIC de 1 à 0 et recompilez la conception.
Selon la hiérarchie de conception, la source du niveau de transfert IP (RTL) PCIe est généralement située à :
./altera_pcie_a10_hip161/synth/*_altera_pcie_a10_hip_161_*.v
Changement de :
USE_ALTPCIE_RS_HIP_LOGIC localparam = 1 ;
À:
USE_ALTPCIE_RS_HIP_LOGIC localparam = 0 ;
Ensuite, exécutez une compilation complète.
Ne vous débarrassez pas du cœur IP PCIe après avoir modifié ce paramètre. Latérisation remplace le changement.
Ce problème est résolu dans la version 17.0 du logiciel Intel® Quartus® Prime Pro Edition.