ID de l'article: 000077355 Type de contenu: Installation et configuration Dernière révision: 13/07/2017

Pourquoi ne puis-je pas générer l’exemple de conception Arria périphérique 10 SerialLite III dans les éditions 16.0, 16.1 et 17.0 de Quartus Prime Standard ?

Environnement

  • Intel® Quartus® Prime Standard Edition
  • FPGA Intel® IP pour streaming série Lite III
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les versions 16.0, 16.1 et 17.0 du logiciel Quartus® Prime Standard, il est possible que vous ne puissiez pas générer l’exemple de conception Arria® périphérique 10 SerialLite® III.

    Il est possible que la génération de l’exemple de conception se bloque avec les informations suivantes dans la boîte de dialogue :

    seriallite_iii_a10_0 : Générer des composants testbench pour la simulation

    Infos : seriallite_iii_a10_0 : générer des scripts de démarrage de simulation

    Infos : seriallite_iii_a10_0 : générer des fichiers tcl pour la génération QSYS

    Résolution

    Pour résoudre ce problème, installez le package de périphériques Quartus Prime Stratix® V.

    Ce problème sera résolu dans une version ultérieure du logiciel Quartus Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.