ID de l'article: 000077338 Type de contenu: Dépannage Dernière révision: 17/10/2018

spl.c:239:8 : erreur : « CONFIG_SPL_SDRAM_ECC_PADDING » non déclaré (première utilisation dans cette fonction)

Environnement

  • Intel® Quartus® Prime Standard Edition
  • Suite de développement embarquée FPGA Intel® SoC (SoC EDS) édition standard
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la suite de développement embarquée Intel® SoC FPGA (SoC EDS), le préchargeur pour les Cyclone® V et Arria® V ne peut pas compiler lorsque CONFIG_SPL_FPGA_LOAD macro est défini dans les logiciels/spl_bsp/uboot-socfpga/include/configs/socfpga_common.h, et SDRAM ECC est activé.

    Résolution

    Pour éviter cette erreur, la fonction « memset » doit être désactivée avec la macro #if/#endif ci-dessous.

    software/spl_bsp/uboot-socfpga/arch/arm/cpu/armv7/socfpga/spl.c(245)

    /* faites de la mémoire comme données dans la SDRAM */

    #if (CONFIG_HPS_SDR_CTRLCFG_CTRLCFG_ECCEN == 1)

    filesize = file_fat_read (CONFIG_SPL_FPGA_FAT_NAME, NULL, 0) ;

    si (filesize != -1) {

    memset ((char non signé*) (temp_sdram filesize)

    &> (CONFIG_SPL_SDRAM_ECC_PADDING - 1)),

    0, CONFIG_SPL_SDRAM_ECC_PADDING) ;

    }

    #endif

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA SoC Cyclone® V SX
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.