ID de l'article: 000077335 Type de contenu: Dépannage Dernière révision: 06/02/2019

Quelle est la plage de fréquences prise en charge par l’émetteur-récepteur E-Tile PHY natif Intel® Stratix® 10 FPGA l’horloge de référence IP ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Émetteur-récepteur natif PHY E-Tile Stratix® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

L’émetteur-récepteur E-Tile PHY natif Intel® Stratix® 10 FPGA IP dans les versions 18.1.1.1 du logiciel Intel Quartus® Prime Pro Edition et montre précédemment la plage de fréquence d’horloge de référence prise en charge entre 125 MHz et 500 MHz.

La plage de fréquence d’horloge de référence prise en charge par l’émetteur-récepteur E-Tile Native PHY Intel® Stratix® 10 FPGA IP est conçue pour être de 125 MHz à 700 MHz.

Résolution

La prise en charge des horloges de référence de 125 MHz à 700 MHz pour l’émetteur-récepteur E-Tile Native PHY Intel® Stratix® 10 FPGA l’IP est prise en charge dans les versions 22.4 du logiciel Intel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.