ID de l'article: 000077318 Type de contenu: Dépannage Dernière révision: 29/04/2021

Y a-t-il une erreur concernant la prise en charge des débits de données standard des PCS Intel® Stratix® 10 L et H-Tile dans le guide de l’utilisateur

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Dans le document du guide de l’utilisateur de l’émetteur-récepteur PHY Intel® Stratix® 10 L et H-Tile (UG-20055 | 2019.10.25) 1 Tableau 5 , il indique que la fréquence de données PCS standard prend en charge L-tile -2 Speed Grade et H-tile -1/-2 Speed Grade est de 10,81344 Gbps. Cela est incorrect pour la prise en charge maximale du débit des données.

    Résolution

    Le débit de données pris en charge ci-dessus peut être jusqu’à 12 Gbit/s avec un paramètre IP Intel® Stratix® approprié pour l’émetteur-récepteur PHY natif FPGA 10 L et H-Tile. Le document est mis à jour dans la version 20.4

    Produits associés

    Cet article concerne 4 produits

    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA SoC Intel® Stratix® 10 GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.