Problème critique
Dans le document du guide de l’utilisateur de l’émetteur-récepteur PHY Intel® Stratix® 10 L et H-Tile (UG-20055 | 2019.10.25) 1 Tableau 5 , il indique que la fréquence de données PCS standard prend en charge L-tile -2 Speed Grade et H-tile -1/-2 Speed Grade est de 10,81344 Gbps. Cela est incorrect pour la prise en charge maximale du débit des données.
Le débit de données pris en charge ci-dessus peut être jusqu’à 12 Gbit/s avec un paramètre IP Intel® Stratix® approprié pour l’émetteur-récepteur PHY natif FPGA 10 L et H-Tile. Le document est mis à jour dans la version 20.4