Par défaut, les timers SP ne sont pas hors de la réinitialisation dans UBOOT. Nous ne pourrons pas accéder aux registres du timer SP SoC S10 dans l’espace d’utilisation UBOOT ou Linux (EL0:non privilégié)
exécution).
Modifications UBOOT apportées :
/u-boot/arch/arm/mach-socfpga/spl_s10.c (ajout de codes après la ligne 70)
socfpga_per_reset (SOCFPGA_RESET(SPTIMER0), 0) ;
socfpga_per_reset (SOCFPGA_RESET(SPTIMER1), 0) ;
/u-boot/arch/arm/mach-socfpga/include/mach/reset_manager_s10.h (ajout de codes après la ligne 105)
#define RSTMGR_SPTIMER0 RSTMGR_DEFINE (2, 6)
#define RSTMGR_SPTIMER1 RSTMGR_DEFINE(2, 7)
Ensuite, nous pouvons lire/écrire les timers SP.
SOCFPGA_STRATIX10 nº mw ffd24800 ffffff ; mw ffd21160 01010101 ; mw ffd21164 01010101 ; mw ffd21064 01010101 ; mw ffd21068 01010101
SOCFPGA_STRATIX10 #
connexion stratix10swvp : root
Dernière connexion : sam 24 juin 05:27:20 UTC 2017 sur ttyS0
root@stratix10swvp:~# devmem2 0xffc03000 w 0xa5a5a5a5
root@stratix10swvp:~# devmem2 0xffc03000
0xFFC03000 de valeur à l’adresse (0xffff8021c000) : 0xA5A5A5A5