Pourquoi la contrainte de synchronisation par défaut de...

Descriptif

En raison d’un problème dans le logiciel Quartus® II, la contrainte de synchronisation d’horloge de référence par défaut de l’émetteur-récepteur pour le cœur IP de l’interface numérique série (SDI) est incorrectement réglée sur 74,5 MHz lorsque le mode HD-SDI deux fois sursample est sélectionné. La fréquence d’horloge de référence de l’émetteur-récepteur correcte est de 148,5 MHz ou 148,35 MHz comme décrit dans le guide de l’utilisateur (PDF).

Résolution

Pour contourner ce problème, suivez les procédures ci-dessous.

1. Ouvrez le nom de variation< >_sdi.sdc fichier avec un éditeur de texte
2. Trouver le create_clock contrainte pour l’horloge de référence de l’émetteur-récepteur

create_clock -nom -période 13.468 -forme d’ondes { 0.000 6.734 } [get_ports ]

3. Modifier la période de 13.468 à 6.734
4. Passez du temps d’automne de 6.734 à 3.367

create_clock -nom -période 6.734 -forme d’ondes { 0.000 3.367 } [get_ports ]

Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus II.

Produits associés

Cet article concerne 18 produits

FPGA Stratix® V GX

FPGA Arria® II GZ

FPGA Arria® GX

FPGA Arria® II GX

FPGA Arria® V GX

FPGA Stratix® V GS

FPGA Stratix® V GT

FPGA Cyclone® V GT

FPGA Stratix® II GX

FPGA Arria® V GZ

FPGA Arria® V GT

FPGA Stratix® II GT

FPGA Cyclone® V GX

FPGA SoC Cyclone® V SX

FPGA Stratix® II GX

FPGA SoC Arria® V ST

FPGA SoC Arria® V SX

FPGA SoC Cyclone® V ST

Sélectionnez votre langue

Utiliser la recherche Intel.com

Liens rapides

Recherches récentes

Recherche avancée

Rechercher uniquement dans

Pourquoi la contrainte de synchronisation par défaut de l’horloge de référence de l’émetteur-récepteur du cœur IP d’interface numérique série (SDI) est-elle fixée à 74,5 MHz lorsque l’option HD-SDI deux fois supérieure à l’option d’échantil...

Environnement

Vous avez besoin d'aide ?

Avertissement