ID de l'article: 000077226 Type de contenu: Dépannage Dernière révision: 12/10/2011

Qsys : pendant la simulation, il est possible qu’un modèle de mémoire SSRAM ne fonctionne pas correctement

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Si un contrôleur SSRAM est piloté par une horloge décalée par phase de l’horloge qui pilote le modèle de mémoire dans le testbench, pendant simulation, il est possible que le modèle de mémoire SSRAM ne fonctionne pas correctement.

    Résolution

    Pilotez le contrôleur SSRAM avec une horloge qui n’a pas de changement de phase depuis l’horloge du modèle de mémoire.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.