ID de l'article: 000077216 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi ne puis-je pas trouver un signal d’horloge de sortie PLL post-fit à l’aide du signalTap® II : filtre post-ajustement dans le finder de nœud ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour les conceptions de Stratix famillede® (Stratix et Stratix GX) dans les logiciels Quartus®II versions 6.1 et 7.0, le finder de nœud n’indique pas les nets d’horloge de sortie PLL rapides lorsque vous utilisez le signalTap® II : filtre d’installation de poteau.  Pour utiliser une sortie d’horloge PLL rapide comme horloge d’acquisition pour l’analyseur logique SignalTap II, saisissez le nom du net d’horloge post-fit que vous souhaitez utiliser. Vous pouvez trouver ce nom de net avec Technology Map Viewer.

Ce problème est résolu à partir du logiciel Quartus II version 7.1.

 

 

 

Produits associés

Cet article concerne 1 produits

Stratix® FPGAs

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.