ID de l'article: 000077195 Type de contenu: Dépannage Dernière révision: 09/05/2016

Certaines fréquences d’horloge de référence entraînent une panne de la compilation des Arria® 10 et Cyclone® 10 GX fPLL IP.

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • FPGA Intel® Arria® 10 Cyclone® 10 IP fPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    La compilation des Arria® 10 et Cyclone® 10 fPLL IP peut tomber en panne pendant l’étape du Fitter dans les circonstances suivantes :

    • L’IP est en mode Core ou Cascade Source et la fréquence d’horloge de référence est de l’ordre de 49 MHz < la fréquence fref < de 51,5 MHz.
    • L’IP est en mode émetteur-récepteur et la fréquence d’horloge de référence est de l’ordre de 50,0 MHz ≤ la fréquence fref < de 51,5 MHz.

    Ce problème affecte à la fois le logiciel Quartus® Prime Standard Edition et le logiciel Quartus Prime Pro Edition.

    Résolution

    Sélectionnez la fréquence d’horloge de référence IP fPLL qui ne correspond pas aux plages spécifiées.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Intel® Cyclone® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.