ID de l'article: 000077183 Type de contenu: Dépannage Dernière révision: 12/03/2014

Pourquoi l’IP dure Stratix® V pour PCI Express ne réalise-t-elle pas les transactions DMA lors de l’utilisation de l’interface du contrôleur descripteur ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • DMA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec l’IP du contrôleur de descripteur, les opérations simultanées de lecture et d’écriture DMA avec l’IP dure V Stratix® pour PCI Express pour Avalon®'interface mappée de mémoire avec le cœur DMA peuvent arrêter la transaction DMA avant leur finalisation.

    Résolution

    Pour contourner le problème, une fois qu’une lecture DMA complète, commencez une écriture DMA (ou, une fois l’écriture DMA terminée, lancez une lecture DMA).

    Ce problème est résolu dans la version 14.0 du logiciel Quartus®.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® V GX
    FPGA Stratix® V
    FPGA Stratix® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.