Les guides de l’utilisateur de PCI Express ne documentent pas comment une variante gère la traduction d’adresse et les bits réservés d’un en-tête TLP

Les spécifications de base PCI Express indiquent que les récepteurs peuvent vérifiez en option les bits de traduction d’adresse (AT) de la transaction Couche de paquets (TLP) et signalez le TLP reçu comme malformé si l’at n’est pas 2'b00. Les périphériques Arria V, Cyclone V et Stratix IV le font ne pas effectuer cette vérification. Lorsque ces périphériques transmet le TLP à la Couche d’application, ils définissent ces bits à la valeur de zéro.

En outre, lorsque ces périphériques transmet le TLP à l’application Couche, ils zéro bits réservés [3:0] du Byte 1 de l’en-tête TLP. Root Ports a défini le bit réservé [7] du Byte 0 de l’en-tête TLP à 1 si le TLP est transmis en réponse au dommage de app_msi_req l’entrée broche ; sinon, Root Ports a défini ce bit réservé sur 0. Réservés au bit [7] est toujours 0 pour les points d’extrémité.

Aucune solution de contournement n’est nécessaire ; cependant, vous ne pouvez pas vous fier au At bits pour marquer les TNP malformés. Ce problème est documenté dans la version 12.0 de l' Guide de l’utilisateur et Cyclone de l’IP dure V Arria V pour PCI Express Guide de l’utilisateur de v Hard IP pour PCI Express.