ID de l'article: 000077173 Type de contenu: Dépannage Dernière révision: 25/11/2013

La migration de l’IP UniPHY de 13.0 SP1 DP5 à 13.1 rétablit la valeur par défaut de l’interface graphique

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte DDR2, DDR3, LPDDR2, QDR II, RLDRAM II, et produits basés sur la RLDRAM 3 UniPHY.

    Lorsqu’un emballage EMIF de haut niveau est généré dans le Quartus II la version 13.0 du logiciel SP1 DP5 est ouverte dans la version 13.1, le paramètre l’interface graphique de l’éditeur est réinitialisée à ses valeurs par défaut et à votre conception spécifique paramètres sont perdus.

    Résolution

    La solution à ce problème est de supprimer le ENABLE_DELAY_CHAIN_WRITE paramètre dans le fichier de l’emballage de haut niveau. Pour ce faire, ouvrez le niveau supérieur emballez le fichier dans un éditeur et retirez la ligne suivante :

    -- Retrieval info: �

    Ce problème sera résolu dans une version ultérieure.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Arria® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.