Avertissements de compilation Quartus II pour Nios II Stratix exemple ROHS II 2S60

Vous pouvez voir les avertissements suivants si vous essayez de compiler le Nios II Stratix^® conception II 2S60 ROHS, installée à EDS>/exemples/vhdl/niosII_stratixII_2s60/standard ou téléchargé depuis le Wiki FPGA

Warning (10541): VHDL Signal Declaration warning at NiosII_stratixII_2s60_standard.vhd(59): used implicit default value for signal "cpu_data_master_read_data_valid_NiosII_stratixII_2s60_standard_clock_0_in" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. Warning (10542): VHDL Variable Declaration warning at altera_europa_support_lib.vhd(340): used initial value expression for variable "arg_copy" because variable was never assigned a value Warning (10542): VHDL Variable Declaration warning at altera_europa_support_lib.vhd(344): used initial value expression for variable "arg_length" because variable was never assigned a value

Vous pouvez ignorer ces avertissements en toute sécurité.

L’exemple Nios II Stratix II 2S60 ROHS est déprécié.

Aucun.