Problème critique
Descriptif
Lorsque vous essayez de simuler un modèle de simulation VHDL avec VCS MX utilisant NativeLink, la compilation échoue et signale une erreur message relatif à la syntaxe incorrecte de la conversion de type.
Ce problème affecte toutes les conceptions VHDL ciblant DDR, DDR2, ou DDR3 avec le contrôleur haute performance II (HPC II) et ALTMEMPHY.
La compilation échoue.
Résolution
Utilisez Verilog plutôt que VHDL.
Ce problème sera résolu dans une version ultérieure.