ID de l'article: 000077103 Type de contenu: Messages d'erreur Dernière révision: 04/12/2013

Erreur (175001) : Impossible de placer l’erreur IP dure (10104) : Impossible de trouver un chemin entre le bloc d’E/S et le port PINPERST de l’IP dure PCI Express.

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le logiciel Quartus® II signale cette erreur de fitter lorsque vous effectuez une broche nPERSTL* incorrecte sur la cession de l’ip dure PCI Express dans Cyclone® périphériques V.

La broche nPERSTL0 est associée au bloc IP dur PCI Express (PCIe) supérieur gauche, et le nPERSTL1 est associé au bloc PCIe HIP inférieur gauche.
Remarque : ce mappage est contraire à celui utilisé par Stratix® V et Arria® V.

Résolution

Pour contourner ce problème, modifiez le RTL comme décrit ci-dessous, ou passez à la version v13.1 du logiciel Quartus II.

Vous trouverez ci-dessous les étapes pour passer au contrôleur de réinitialisation logicielle :
1) Ouvrez le fichier .v dans lequel altpcie_cv_hip_ast_hwtcl est instantané (par ex., ...\pcie_lib\top.v)
2) Recherchez le paramètre hip_hard_reset_hwtcl et changez sa valeur à 0 (zéro).
3) Désactivez le port d’entrée pin_perst de l’instance IP au câble pin_perst à 1'b1 (par ex., \top_hw.v).
- Exemple : .pcie_rstn_pin_perst (1\'b1)
4) Continuer à conduire npor entrée avec signal de réinitialisation d’origine pour réinitialiser la logique du cœur et de l’application.

Produits associés

Cet article concerne 3 produits

FPGA Cyclone® V GT
FPGA et FPGA SoC Cyclone® V
FPGA Cyclone® V GX

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.