ID de l'article: 000077095 Type de contenu: Dépannage Dernière révision: 29/06/2014

Les violations de synchronisation du signal pif_interface_sel peuvent-elle être ignorées en toute sécurité pour les contrôleurs de reconfiguration des émetteurs-récepteurs V et Arria V GZ Stratix en toute sécurité lorsqu’ils sont compilés d...

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les violations du délai de conservation du signal pif_interface_sel peuvent être ignorées en toute sécurité pour le Stratix® V GX et le contrôleur de reconfiguration des périphériques Arria V GZ lorsqu’ils sont compilés dans la version 12.1 du logiciel Quartus® II. Cependant, les violations d’installation doivent être résolus.

Résolution

En raison d’un bogue dans la version 12.1 du logiciel Quartus II, une exception au faux chemin a été introduite dans le fichier alt_xcvr_reconfig.sdc. L’exception au faux chemin est indiquée ci-dessous.

set_false_path -de {*|alt_xcvr_reconfig_basic:basic|sv_xcvr_reconfig_basic:s5|pif_interface_sel}

Cette exception doit être remplacée par la contrainte SDC ci-dessous.

si {[chaîne égale « quartus_sta » $::TimeQuestInfo (nameofexeable)] } {
# Définit une fausse voie pour les violations du délai de conservation sur le pif_interface_sel
set_false_path -de {*|alt_xcvr_reconfig_basic:basic|sv_xcvr_reconfig_basic:s5|pif_interface_sel} -hold
}

Les versions du logiciel Quartus II avant et après la version 12.1 ne contiennent pas l’exception ci-dessus, mais la nouvelle contrainte peut être appliquée pour supprimer toutes les violations de la conservation du signal pif_interface_sel d’être signalées dans TimeQuest.

Ce problème sera résolu dans une version ultérieure du logiciel Quartus II.

Les recommandations suivantes peuvent également être utilisées pour répondre à la configuration pif_interface_sel la synchronisation du signal.

  • Pour les périphériques à vitesse plus lente, envisagez d’utiliser une fréquence de 100 MHz au lieu d’une horloge de 125 MHz pour piloter le signal mgmt_clk_clk sur le contrôleur de reconfiguration.
  • Utilisez plusieurs contrôleurs de reconfiguration dans la conception. Cela réduit le ventilateur du signal pif_interface_sel, ce qui permet de router la congestion de la conception. Par exemple, au lieu d’utiliser un seul contrôleur de reconfiguration pour piloter tous les canaux d’un périphérique, vous pouvez essayer d’utiliser un contrôleur de reconfiguration par paquet de six émetteurs-récepteurs.

Produits associés

Cet article concerne 4 produits

FPGA Stratix® V
FPGA Stratix® V GS
FPGA Stratix® V GX
FPGA Stratix® V GT

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.