ID de l'article: 000077071 Type de contenu: Messages d'erreur Dernière révision: 15/10/2012

Avertissement: <systemverilog file="">: (vlog-2186) Fonctionnalité du testbench SystemVerilog (randomisation, couverture ou nevme) détectée dans la conception. Ces fonctionnalités sont uniquement prises en charge dans Questasim.</systemveri...

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Cet avertissement peut apparaître dans le logiciel ModelSim-Altera Edition en cas de randomisation, de couverture ou d’untérist dans un fichier SystemVerilog utilisé pour la simulation.

Le logiciel ModelSim-Altera Edition ne prend pas en charge la randomisation, la couverture ou les préassion. Les lignes utilisant cette fonctionnalité dans vos fichiers de simulation sont ignorées.

Résolution Pour contourner ce problème, utilisez un outil de simulation qui prend en charge ces fonctionnalités, telles que QuestaSim ou VCS. Les résultats de la simulation ne sont pas affectés lorsque ces fonctionnalités sont utilisées.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.