Vous avez spécifié une valeur de décalage de phase pour l’horloge de sortie PLL. Cependant, le logiciel Quartus® II n’a pas pu atteindre la valeur de transfert de phase spécifiée. Au lieu de cela, le logiciel Quartus II a sélectionné une valeur de changement de phase disponible la plus proche. Si la valeur de transfert de phase choisie par le logiciel Quartus II est acceptable, rien de plus n’est nécessaire.
L’étape de transfert de phase disponible dépend du diviseur de 8 de la période de VCO du PLL. L’exemple ci-dessous fournit une explication détaillée.
fin, modèle PLL : 100MHz
● Cadence de sortie PLL : 300 MHz (période : 3,333 ns)
Fréquence du VCO : 600 MHz (période : 1,667 ns)
Compteur M : 6
Changement de phase par étape = 1,667 ns / 8 = 208,375ps
Sur l’horloge de sortie PLL 300 MHz avec la période de 3,333 ns, 208,375ps équivalent à 22,5 degrés par étape.
En conclusion, la résolution de transfert de phase du PLL peut être modifiée en ajustant la fréquence du VCO.