Pourquoi le registre de contrôle de l’égalisation de voie de l’IP matérielle PCIe* Intel® Arria® 10 stocke-t-il une valeur initiale prédéfinie incorrecte lorsqu’il fonctionne en tant que poste de travail en mode Gen3 ?

En raison d’un problème de silicium, l’IP matérielle PCIe* Intel® Arria® 10 capture la valeur initiale « Transmitter Preset » et « Receiver Preset Hint » de chaque TS reçu plutôt que du TS EQ lorsque vous travaillez comme un poste de travail en mode Gen3. Les valeurs stockées des « Upstream Port 8.0 GT/s Transmitter Preset » et « Upstream Port 8.0 GT/s Receiver Preset Hint Preset » sont incorrectes.

Aucune solution de contournement n’est disponible pour ce problème de silicium. Ce problème n’a pas d’impact sur l’entraînement des liens et peut donc être maîtrisé en toute sécurité.

En raison de ce problème, ne vous reportez pas au « Lane Equalization Control Register » (Registre de contrôle de l’égalisation voie) pour vérifier le préréglage initial capturé et l’indice prédéfini lorsque l’IP matérielle PCIe* Intel® Arria® 10 fonctionne comme un poste de travail en mode Gen3.