Comment compiler l’interface de langage de programmation (PLI), convert_hex2ver.c, dans ModelTech pour simuler des fichiers de sortie MAX PLUS® II pour les conceptions contenant une ROM ou une RAM initialisée ?

Téléchargez le fichier convert_hex2ver.c à partir du site Web EDIF(http://www.edif.org/lpmweb/convert_hex2ver.c).

• Créez un fichier appelé veriuser_mti.c avec le contenu suivant :

  #include "veriuser.h"
  #include "acc_user.h"
  
  extern convert_hex2ver();
  
  s_tfcell veriusertfs[] =
  {
      /*** Template for an entry:
      { usertask|userfunction, data,
        checktf(), sizetf(), calltf(), misctf(),
        ""},
      Example:
      { usertask, 0, check, 0, func, misctf, "" },
      ***/
  
      /*** add customer task entries here ***/
      /* This converts intel binary bit patterns to a verilog readmemb format*/
      {usertask, 0, 0, 0, convert_hex2ver,   0,  "",  1},
      
  {0} /*** final entry must be 0 ***/
  };
  
  /* mti interface */
  void init_usertfs()
  {
   p_tfcell usertf;
   for (usertf = veriusertfs; usertf; usertf  ) {
    if(usertf->type == 0)
      return;
    mti_RegisterUserTF(usertf);
   }
  }
  

• Compilez et liez les deux fichiers source C (veriuser_mti.c Et convert_hex2ver.c). Par exemple :

   

  gcc -c -I/>full_path_to_modelsimfull_path_to_modelsim < < > /include convert_hex2ver.c
gcc -c -I/ full_path_to_modelsim/include veriuser_mti.c
ld -G -o altera.sl convert_hex2ver.o veriuser_mti.o

• Créez et modifiez une copie locale de modelsim.ini pour inclure les informations suivantes :

   

  Veriuser = /> <full_path_to_where_you_created_altera.sl/altera.sl

• Compilez le fichier Source Verilog à l’aide du Vlog Commande. Vous devriez voir les messages suivants lors de l’analyse du fichier à l’aide de Vlog:

  Loading work.> design_name<> > < Loading / full_path_to_where_you_created_altera.sl/altera.sl

• Procédez à une simulation.