ID de l'article: 000076999 Type de contenu: Dépannage Dernière révision: 01/01/2015

Pourquoi puis-je voir le message suivant lors de la tentative de démarrage du kit d’outils d’émetteur-récepteur (TTK) dans la version 16.0 du logiciel Quartus Prime ? COM.altera.debug.core SEVERE : lecture ttk défaillante de PHY slave_<slav...

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans le logiciel Quartus® Prime version 16.0, il est possible que vous voyiez un des messages ci-dessous lorsque vous démarrez Transceiver ToolKit (TTK) pour une interface non PCIe®, mais que votre conception comporte une interface PCIe. Vous pouvez également voir ces messages lorsque vous démarrez TTK pour une interface PCIe.

Il est possible également que vous voyiez des erreurs dans l’arbre de la console système, comme indiqué dans cette capture d’écran .

Cela est dû à l’absence de connexions d’horloge pour l’IP dure pour PCI Express® contrôleur de reconfiguration de l’émetteur-récepteur du cœur IP, qui affecte l’utilisation du TTK pour d’autres interfaces.

com.altera.debug.core
GRAVE : la lecture tTK a échoué à partir de PHY slave_, ne peut pas activer la fonctionnalité TTK pour ce PHY. Vérifiez que le reconfig_clk fonctionne et assurez-vous que ce PHY n’est pas bloqué à la réinitialisation.

com.altera.debug.core
SÉVÈRE : open_service : ne pouvait pas ouvrir le service à l'|.). @1#USB-1#/maître : canal occupé

erreur : open_service : impossible d’ouvrir le service à l'|.). @1#USB-1#/maître : une station de distribution fréquentée
lors de l’exécution
« open_service maître $ »
(procédure « » ligne 6)
invoquée de l’intérieur
""
(ligne « fichier »)
invoquée de l’intérieur
""

Résolution

Pour contourner ce problème, modifiez l’instanciation de l’IP dure pour PCI Express® cœur et ajoutez l’horloge de référence PCIe aux connexions du contrôleur de reconfiguration de l’émetteur-récepteur comme illustré ci-dessous. Remplacez below par le signal PCIe refclk utilisé dans votre conception.

DE:

.xcvr_reconfig_clk (1'b0),
...
.reconfig_pll0_clk (1'b0),
...
.reconfig_pll1_clk (1'b0),

À:

.xcvr_reconfig_clk (),
...
.reconfig_pll0_clk (),
...
.reconfig_pll1_clk (),

Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus® Prime.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.