ID de l'article: 000076964 Type de contenu: Dépannage Dernière révision: 15/03/2019

non valide

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison de la Intel® Arria® 10 interface de mémoire externe (EMIF) de propriété intellectuelle (IP) qui accèdent aux registres MMR pendant la phase de calibrage, le mmr_readdata_valid signaltérisateur peut être vu depuis le port esclave MMR. Ce comportement peut entraîner le verrouillage du port esclave MMR Avalon® bus.

    Voici une réponse connexe à KDB :

    https://www.intel.com/content/www/fr/fr/support/programmable/articles/000085925

    Résolution

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.