Vous pouvez voir ce message d’erreur lors de la compilation d’un projet qui instancie l’IP Intel® eSRAM suivi de messages d’information semblables à ceux-ci se référant à l’horloge de référence d’entrée :
Erreur(175001) : Le monteur ne peut pas placer 1 broche, ce qui est à l’intérieur <esram_name>
Info(14596): Informations sur le(s) composant(s) défaillant(s):
Info(175028): Le(s) nom(s) de la broche : <esram_refclk_name>
La raison pour laquelle cette erreur d’ajustement se produit est que l’horloge de référence PLL d’entrée eSRAM n’a pas d’affectation standard d’E/S LVDS dans le projet.
L’horloge de référence de la PLL d’entrée eSRAM ne prend en charge que la norme d’E/S LVDS, mais l’IP Intel eSRAM elle-même n’inclut® pas cette affectation.
Ajoutez une affectation QSF standard d’E/S LVDS pour l’horloge de référence eSRAM PLL et placez-la sur les broches d’horloge d’entrée dédiées (CLK_ESRAM_[0,1]p/n) sur le bord supérieur ou inférieur du FPGA.