Les versions 13.1 et plus anciennes de Seriallite III MegaCores doivent utiliser une horloge interne pour synchroniser le signal d’entrée crc_error_inject. Le chiffre suivant montre la solution à ce problème.
L’utilisateur doit acheminer l’horloge interne, « tx_coreclkin » au module de haut niveau en créant des ports de sortie dans la hiérarchie. Dans la conception de haut niveau de l’utilisateur, l’horloge « tx_coreclkin » peut ensuite être utilisée pour piloter le signal d’entrée « crc_error_inject ».
En supposant un nom d’instance Seriallite III de « sl3 » et la conception de haut niveau d’un utilisateur en tant que top, voici les étapes à suivre pour mettre en œuvre la solution ci-dessus.