ID de l'article: 000076942 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi le signal Ethernet 10G MAC avalon_st_tx_ready est-il signalé pendant au moins deux cycles d’horloge pour chaque streaming de paquets ?

Environnement

    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le signal avalon_st_tx_ready sera de-revendiqué pendant au moins deux cycles d’horloge pour chaque nouveau paquet reçu sur l’interface de streaming Avalon® -ST. Cela est nécessaire pour que le MAC réalise les fonctionnalités suivantes :
• Insérez le pré-adble et le SFD
• Insérez le sifflement du cadre est court.
• Insérer le CRC
• Insérer la fin du délimiteur de trame
• Insérez le paquet inter droit

Cela n’affecte pas le débit MAC Ethernet 10G.

Résolution Aucune solution ni solution n’est disponible.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.