ID de l'article: 000076881 Type de contenu: Dépannage Dernière révision: 22/09/2017

Pourquoi le verrouillage IP du mixer VIP Suite Intel FPGA II pour une certaine largeur de trame de sortie maximale ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour Mixer II (compatible 4K)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec l’IP de Mixer II dans Quartus® version 16.1 du logiciel Prime, l’IP de Mixer II peut se verrouiller pendant le fonctionnement si l’IP est configurée avec une « largeur de trame de sortie maximale », une puissance exacte de 2, par exemple, 4096, 2048, 1024 et etc.

    Résolution

    Ce problème a été résolu dans Quartus® Prime version 17.0.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.