ID de l'article: 000076878 Type de contenu: Dépannage Dernière révision: 09/10/2017

Pourquoi la simulation échoue-t-elle lors de l’utilisation de l’exemple de conception Interlaken ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour Interlaken (2ᵉ génération)
  • Interlaken
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le cœur IP Interlaken (2e génération), les rx_digitalreset et reset_stat continuer à basculer lors de l’utilisation de l’environnement de simulation modelsim ou ncsim. En conséquence, le système de simulation ne peut pas entrer l’état de verrouillage ou terminer avec succès.

    Résolution

    Ce problème n’existe pas lors de l’utilisation de l’environnement de simulation VCS.

    Ce problème a été résolu à partir de la version v17.1 du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.