Oui, l’analyse de synchronisation de Quartus II utilise des retards de package caractérisés qui sont inclus dans les modèles de synchronisation des périphériques.
Le numéro de retard du package est incorporé dans le retard de la CELLULE signalé par l’analyseur de synchronisation Quartus II. Par exemple, le retard de la cellule d’une broche d’entrée alimentant un registre est signalé comme suit par l’Analyseur de synchronisation classique :
Infos : La plus longue broche à enregistrer le retard est de 5,260 ns
Info : 1 : IC (0,000 ns) CELL (0,000 ns) = 0,000 ns ; Loc. = PIN_AD24 ; Ventilateur = 2 ; Nœud PIN = « d_in[1] »
Info : 2 : IC (0,000 ns) CELL (3,260 ns) = 5,260 ns ; Loc. = IOC_X0_Y25_N2 ; Ventilateur = 1 ; Nœud REG = « outputreg »
Infos : Délai total des cellules = 3,260 ns (100,00 %)
Le délai CELL de 3,26 ns dans l’exemple ci-dessus contient toutes les mémoires tampon d’E/S, la chaîne de retard et les retards du package.
Le retard de la cellule pour un registre qui fournit une broche de sortie est signalé comme suit :
Infos : Le plus long délai de connexion à broches est de 5,420 ns
Info : 1 : IC (0,000 ns) CELL (0,000 ns) = 0,000 ns ; Loc. = LC_X35_Y1_N9 ; Ventilateur = 9 ; Nœud REG = « inst4 »
Infos : 2 : IC (2,916 ns) CELL (2,504 ns) = 5,420 ns ; Loc. = PIN_H10 ; Ventilateur = 0 ; Nœud PIN = « yvalid »
Infos : Délai total des cellules = 2,504 ns (46,20 %)
Infos : Retard total d’interconnexion = 2,916 ns (53,80 %)
Le délai CELL de 2,504 ns dans l’exemple ci-dessus contient toutes les mémoires tampon d’E/S, la chaîne de retard et les retards du package.