ID de l'article: 000076830 Type de contenu: Dépannage Dernière révision: 05/05/2021

Pourquoi le Intel® FPGA IP Ethernet 25G n’arrive-t-il pas à atteindre un débit de 100 % ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • FPGA Intel® IP Ethernet 25G
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le cœur Intel® FPGA IP Ethernet 25G, pour Intel® Quartus® version 20.2 du logiciel Prime Pro Edition et versions précédentes, il est possible que vous voyiez que l’IP ne parvient pas à atteindre un débit de 100 %.

    Cela s’explique par le fait que l’IP ne compense pas la perte de taux de données due à l’insertion des marqueurs d’alignement DUESEC sur le chemin de données TX. L’Ethernet 25G Intel® FPGA IP cœur ne s’applique pas à la section 108.5.2.2 « compensation de la fréquence des marqueurs codeyls dans la direction de transmission » de la spécification IEEE 802.3. En conséquence, l’IP ne peut pas atteindre un débit supérieur à 99,995 %.

    Résolution

    Il n’existe aucune solution à ce problème.

    Ce problème est résolu à partir de la version 20.3 du logiciel Intel® Quartus® Prime Pro Edition pour le périphérique Intel® Stratix® 10.

    Ce problème est résolu à partir de la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition pour le périphérique Intel® Arria® 10.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.